TSMC запустит 3-нм техпроцесс в этом году, а 2-нм — в 2025-м- TSMC обнародовала дорожную карту до 2025 года: за этот срок компания рассчитывает ввести в строй пять разновидностей 3-нм технологии и освоить техпроцесс с 2-нм нормами.
- Первый 3-нм техпроцесс N3 будет запущен до конца этого года. По сравнению с текущей 5-нм технологией он позволит увеличить частоты на 10-15 % или снизить энергопотребление на 25-30 %. Плотность транзисторов увеличится в 1,7 раз.
- В середине 2023 года появится вторая, оптимизированная версия 3-нм процесса — N3E. По сравнению с N3 транзисторы увеличатся в размере на 5-10 %, но при этом снизится стоимость чипов. Также на 5-7 % возрастут частоты и снизится энергопотребление.
- Следом TSMC будет запускать версии N3E для специализированных задач: N3P для производительных чипов, N3S для энергоэффективных чипов и N3X для наиболее высокопроизводительных применений.
- Компанией предложена технология FinFlex — она позволяет использовать в одном чипе FinFET-транзисторы с разной конфигураций затвора и разным числом рёбер. Это позволит оптимизировать отдельные участки полупроводникового кристалла либо под высокие частоты, либо под энергоэффективность. Библиотеки FinFlex будут доступны для всех 3-нм техпроцессов.
- Техпроцесс N2 (2-нм класса) запланирован на конец 2025 года. Он позволит увеличить частоты ещё на 25-30 % или снизить энергопотребление на 10-15 %, но не даст значительного увеличения плотности кристаллов.
- В техпроцессе N2 TSMC совершит переход на GAAFET-транзисторы (с круговым затвором) и EUV-литографию с высоким показателем числовой апертуры.
- Samsung планирует внедрить литографию с нормами 2-нм уровня в 2025 году, а Intel — в 2024-м.
|
